

SEARCH INDEX

DETAIL JAPANESE

NEXT

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2004-110870

(43) Date of publication of

08.04.2004

application:

(51)Int.Cl.

G11C 29/00 G11C 11/401

(21)Application

(22) Date of filing:

2002-268314

13.09.2002

(71)

FUJITSU LTD

number:

Applicant:

(72)Inventor: ANDY CHEN


OKA YASUSHI

(54) SEMICONDUCTOR MEMORY DEVICE

(57) Abstract:

PROBLEM TO BE SOLVED: To provide a semiconductor memory device reduced in circuit area in a configuration in which memory cell arrays are divided into blocks.

SOLUTION: The semiconductor memory device includes a plurality of the blocks which respectively include the memory cell arrays and output data signals and redundancy signals, at least one first multiplexer which selects one of a plurality of the blocks connected to a plurality of the blocks and a second multiplexer which executes redundancy processing in accordance with the data signal and redundancy signals after the block selection outputted from the first multiplexer.



[Date of request for examination]

02.09.2005

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration] [Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

(19) 日本国特許庁(JP)

(12)公開特許公報(A)

(11)特許出顧公開番号

特開2004-110870 (P2004-110870A)

(43) 公開日 平成16年4月8日 (2004. 4.8)

(51) Int.C1. ⁷	F i	テーマコード(参考)
G11C 29/00	G11C 29/00 60	3Z 5L106
G11C 11/40	M G11C 11/34 37	1D 5MO24

審査請求 未請求 請求項の数 7 〇L (全 12 頁)

		MI TET DIAL	ALIMAN BRANCASSAL I OLI (EL IL RA
(21) 出顧番号	特願2002-268314 (P2002-268314)	(71) 出願人	000005223
(22) 出願日	平成14年9月13日 (2002. 9.13)		富士通株式会社
			神奈川県川崎市中原区上小田中4丁目1番 1号
		(74) 代理人	100070150
			弁理士 伊東 忠彦
		(72) 発明者	アンディーチェン
			神奈川県川崎市中原区上小田中4丁目1番
			1号 富士通株式会社内
		(72) 発明者	岡 泰史
			神奈川県川崎市中原区上小田中4丁目1番
		ŀ	1号 富士通株式会社内
		Fターム (多	學) 5L106 AA01 AA10 CC01 CC11 CC17
			GG06
			最終頁に続く

(54) 【発明の名称】半導体記憶装置


(57)【要約】

【課題】本発明は、メモリセルアレイがブロックに分割 された構成において、回路面積を削減した半導体記憶装 置を提供することを目的とする。

【解決手段】半導体記憶装留は、各々がメモリセルアレイを含みデータ信号と冗長信号とを出力する複数のプロックと、複数のプロックに接続され複数のプロックの1つを選択する少なくとも1つの第1のマルチプレクサと、第1のマルチプレクサから出力されるプロック選択後のデータ信号と冗長信号とに基づいて冗長処理を実行する第2のマルチプレクサを含むことを特徴とする。

【選択図】 図4

メモリセルブロックが複数ブロックに分割された 本発明による半導体記憶装置の構成の一例を示す図



20

30

40

50

【特許請求の範囲】

【額求項1】

各々がメモリセルアレイを含みデータ信号と冗長信号とを出力する複数のブロックと、 該複数のブロックに接続され該複数のブロックの1つを選択する少なくとも1つの第1の マルチプレクサと、

該第1のマルチプレクサから出力されるブロック選択後のデータ信号と冗長信号とに基づいて冗長処理を実行する第2のマルチプレクサ

を含むことを特徴とする半導体記憶装置。

【 請求項2】

該第2のマルチプレクサは、更にページ選択を実行することを特徴とする請求項 1 記載の 半導体記憶装置。

【請求項3】

該第1のマルチプレクサと該第2のマルチプレクサとの間に設けられ該冗長信号を駆動するバッファを更に含むことを特徴とする請求項1記載の半導体記憶装置。

【請求項4】

該第1のマルチプレクサは少なくとも2つ設けられ、該少なくとも2つの第1のマルチプレクサの各々は、該複数のブロックのうちの対応するブロックに接続され、該第2のマルチプレクサよりも該対応するブロックに近い位置に設けられることを特徴とする請求項1記載の半導体記憶装置。

【請求項5】

該冗長信号は1ビットの信号であり、該第2のマルチプレクサは、該ブロック選択後のデータ信号の各ビットに対して該冗長信号の1ビットで置き換えるか否かを決定することを 特徴とする請求項1記載の半導体記憶装置。

【請求項6】

該第2のマルチプレクサの出力を受け取り該半導体記憶装置の外部に該出力を供給する出 力回路を更に含むことを特徴とする請求項2記載の半導体記憶装置。

【請求項7】

該マルチプレクサを制御する制御回路を更に含むことを特徴とする請求項1記載の半導体記憶装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、半導体記憶装置に関し、詳しくはメモリセルアレイが複数のブロックに分割された半導体記憶装置に関する。

【従来の技術】

DRAM(Dynamic Random Access Memory)やフラッシュメモリ等の半導体記憶装置においては、メモリセルアレイを複数のブロックに分割し、Xデコーダ、Yデコーダ、センスアンプ等のメモリコア周辺回路をそれぞれのブロックに別個に設ける構成が一般にとられる。このようにブロックに分割することにより、例えばビット線やワード線の負荷を小さくして高速なデータアクセスを可能にする等の利点が得られる。

[0002]

メモリセルアレイを複数のプロックに分割した場合、データ読み出し時に、選択されたブロックから出力を選択して出力回路に供給するマルチプレクサが必要となる。

[0003]

図 1 は、メモリセルブロックが複数ブロックに分割された従来の半導体記憶装置の構成の 一例を示す図である。

[0004]

図1の半導体記憶装置は、メモリセルアレイ11-0乃至11-3、センスアンプ12-0乃至12-3、マルチプレクサ13、出力回路14、制御回路15、バッファ16-0 乃至 1 6 - 3、 冗長ビット信号線 1 7 - 0 乃至 1 7 - 3、 及びデータ信号線 1 8 - 0 乃至 1 8 - 3 を含む。

[0005]

[0006]

マルチプレクサ 13 は、64 ビットの冗長選択信号RED(63:0)__nに基づいて、データ信号DSIB(63:0)__nの64 ビットについて冗長ビットDSIBRED__nで置き換えるか否かの選択を行う。また更に、マルチプレクサ 13 は、ブロック選択信号MUX__(3:0)に基づいて、メモリセルアレイ 11-0乃至 11-3 のうち 1 つのメモリセルアレイ(ブロック)に対応する読み出し信号を選択する。即ち、4 対 1 のデータ選択を実行する。更にマルチプレクサ 13 は、ページ選択信号 PAGE(3:0)に基づいて、64 ビットのうちの各 16 ビットにより定義される 4 つのページから、1 つのページを選択する。これによりマルチプレクサ 13 は、16 ビットの出力データを出力回路 14 に供給する。

[0007]

図2は、マルチプレクサ13の構成の一部を示す回路図である。

[0008]

図2に示されるマルチプレクサ13の部分は、冗長ビットの置換及びページ選択を行う部分に関する回路部分である。図2の回路は、メモリセルアレイ11-0からのデータ信号DSIBRED_0に関する部分であり、図2に示されるのと同一の回路構成がメモリセルアレイ11-1、メモリセルアレイ11-2、及びメモリセルアレイ11-3の各々について設けられる。

[0009]

図 2 の回路は、セレクタ回路 2 0 - 0 乃至 2 0 - 1 5 を含む。セレクタ回路 2 0 - 0 乃至 2 0 - 1 5 は同一の構成であり、セレクタ回路 2 0 - 0 に代表して示すように、トランスファーゲート 2 1 乃至 2 8 及びトランスファーゲート 3 1 乃至 3 4 を含む。それぞれのセレクタ回路は、データ信号 D S I B (6 3 : 0) _ 0 中の連続する 4 ピットを入力として受け取る。トランスファーゲート 2 1 乃至 2 8 は、冗長選択信号 R E D (6 3 : 0) _ 0 中の対応 4 ピットにより制御され、データ信号 D S I B (6 3 : 0) _ 0 中の対応 4 ピットについて冗長ビット D S I B R E D _ 0 で置き換えるか否かの選択を行う。

[0010]

[0011]

40

10

20

30

40

50

以上により冗長ビットの置換及びページ選択が実行される。

[0012]

図3は、マルチプレクサ13の构成の別の一部を示す回路図である。

[0013]

図3に示されるマルチプレクサ13の部分は、ブロック選択を行う部分に関する回路部分である。図3の回路は、セレクタ回路40-0乃至40-15を含む。セレクタ回路40-0乃至40-15を含む。セレクタ回路40-0に代表して示すように、トランスファーゲート41乃至44を含む。1つのセレクタ回路40-m(m=0~15)は、4つのブロックに対応して設けられる図2の構成の4つの回路のそれぞれから対応する1ビットを受け取り、DSO(m)_0乃至DSO(m)_3の4ビットが入力される。トランスファーゲート41乃至44は、これらの4ビットの入力から、ブロック選択信号MUX_(3:0)に基づいて1ビットを選択する。これによりセレクタ回路40-0乃至40-15は、ブロック選択後の信号として、それぞれ信号DSO(0)乃至DSO(15)を出力する。

[0014]

以上により、冗長ビットの置換、ページ選択、及びブロック選択が実行される。

[0015]

なお上記記載に関わる出願人が知っている先行技術は、公知・公用の技術である既存の装置に関するものであり、先行技術調査に基づく文献公知発明に関するものではない。

[0016]

また従来技術として、メモリブロックから読み出されたデータを二次的に選択するデータ セレクタを有するものがある(特許文献1参照)。

[0017]

【特許文献1】

特開平6-150644

[0018]

【発明が解決しようとする課題】

図2の回路においては、1ビットの冗長ビット信号DSIBRED_0が64個のトランスファーゲートに入力される。このように冗長ビット信号DSIBRED_n(n=0~3)にかかる負荷が大きいので、正常な動作を補償するために、図1に示されるように冗長ビット信号線17-nにバッファ16-nを挿入する必要がある。このバッファ16-nは、64本の信号配線を駆動する能力が必要であり面積が大きな回路素子となる。

[0019]

また各ブロック(メモリセルアレイ I I - 0 乃至 I I - 3)からマルチプレクサ I 3 までの距離が長いために、データ信号線 I 8 - 0 乃至 I 8 - 3 の容量負荷が大きくなり、メモリセルの読み出しが遅くなるという問題がある。

[0020]

以上を鑑みて、本発明は、メモリセルアレイがブロックに分割された構成において、回路 面積を削減した半導体記憶装置を提供することを目的とする。

[0021]

また本発明は、メモリセルアレイがブロックに分割された構成において、メモリセルの説 み出し速度を向上した半導体記憶装置を提供することを目的とする。

【課題を解決するための手段】

本発明による半導体記憶装置は、各々がメモリセルアレイを含みデータ信号と冗長信号と を出力する複数のプロックと、該複数のプロックに接続され該複数のプロックの1つを選 択する少なくとも1つの第1のマルチプレクサと、該第1のマルチプレクサから出力され るプロック選択後のデータ信号と冗長信号とに基づいて冗長処理を実行する第2のマルチ プレクサを含むことを特徴とする。

[0022]

上記半導体記憶装置においては、第1のマルチプレクサでブロック選択を実行した後に第

2のマルチプレクサで冗長処理を実行するので、冗長信号を駆動するバッファを第1のマルチプレクサと第2のマルチプレクサとの間において既にブロック選択済みの冗長信号に対して設ければよい。従って、ブロック選択前の全ての冗長信号にバッファを設ける従来の構成と比較してバッファ数を削減することが出来る。

[0023]

また第1のマルチプレクサを少なくとも2つ設け、少なくとも2つの第1のマルチプレクサの各々を複数のプロックのうちの対応するプロックに接続するようにすれば、第2のマルチプレクサよりも対応するプロックに近い位置に第1のマルチプレクサを設けることが出来る。これによりデータ信号線及び冗長ビット信号線を従来に比して短くし、信号線の負荷容量を小さくすることが可能となり、メモリセルからの読み出し速度を向上することが出来る。

【発明の実施の形態】

以下に、本発明の実施例を添付の図面を用いて詳細に説明する。

[0024]

図 4 は、メモリセルブロックが複数ブロックに分割された本発明による半導体記憶装置の 構成の一例を示す図である。

[0025]

図4の半導体記憶装置は、メモリセルアレイII-0乃至II-3、センスアンプ12-0乃至12-3、出力回路14、マルチプレクサ51-0及び51-1、マルチプレクサ52、データ信号線53-0及び53-1、冗長ビット信号線54-0及び54-1、データ信号線55、バッファ56-0及び56-1、冗長ビット信号線57-0乃至57-3、データ信号線58-0乃至58-3、及び制御回路60を含む。

[0026]

メモリセルアレイ11-0乃至11-3は、縦横に配置されるメモリセル、複数のワード 線、複数のビット線、ワード線を選択するXデコーダ、Yアドレスを選択するYデコーダ 等を含む。メモリセルアレイ11-0乃至11-3に対するデータアクセス動作は、制御 回路60により制御される。センスアンプ12-0乃至12-3は、メモリセルアレイ1 1-0乃至11-3に対応して設けられ、メモリセルから読み出されたデータを増幅する 。メモリセルアレイ11-0及び11-2から読み出され増幅されたデータは、データ信 号線58-0及び58-2を介してマルチプレクサ51-0に供給される。メモリセルア レイ11-1及び11-3から読み出され増幅されたデータは、データ信号線58-1及 び58-3を介してマルチプレクサ51-1に供給される。また同様に、メモリセルアレ イ11-0及び11-2から読み出される冗長ビット信号が、センスアンプ12-0及び 12-2により増幅され、冗長ビット信号線57-0及び57-2を介してマルチプレク サ51-0に供給される。メモリセルアレイ11-1及び11-3から読み出される冗長 ビット信号は、センスアンプ12-1及び12-3により増幅され、冗長ビット信号線5 7-0及び57-3を介してマルチプレクサ51-1に供給される。この例においては、 各メモリセルアレイ11-n(n=0~3)から読み出されるデータ信号DSIB(63 : 0) _ n は 6 4 ビットであり、また冗長ビット信号DSIBRED_ n は 1 ビットであ る。

[0027]

[0028]

40

20

50

[0029]

ブロック選択信号MUX_0乃至MUX_3により4対1の選択が既に行われているので 10、マルチプレクサ51-0からのデータ信号DSIB(63:0)とマルチプレクサ51-1からのデータ信号DSIB(63:0)とは、そのまま結線により結合されて、データ信号線55としてマルチプレクサ52に供給される。

[0030]

マルチプレクサ52は、冗長有無を示す冗長有無信号REDと、それぞれが64ビットの冗長選択信号RED(63:0)_L及びRED(63:0)_Rに基づいて、データ信号DSIB(63:0)の64ビットについて冗長ビットDSIBRED_L或いはDSIBRED_Rで置き換えるか否かの選択を行う。また更に、マルチプレクサ52は、ページ選択信号PACE(3:0)に基づいて、64ビットのうちの各16ビットにより定義される4つのページから、1つのページを選択する。これによりマルチプレクサ13は、16ビットの出力データDSO(15:0)を出力回路14に供給し、出力回路14はこのデータを半導体記憶装置外部に読み出しデータとして出力する。

[0031]

図 5 は、マルチプレクサ 5 1 - 0 の 構成を示す回路図である。図 6 は、マルチプレクサ 5 1 - 1 の 構成を示す回路図である。

[0032]

[0033]

図 6 に示されるように、マルチプレクサ 5 1-1 は、セレクタ回路 7 1 とセレクタ回路 7 2-0 乃至 7 2-6 3 を含む。セレクタ回路 7 1 は、トランスファーゲート 7 3 及び 7 4 を含み、プロック選択信号 M U X_1 1 及び M U X_2 3 に基づいて、冗長ビット信号 D S 1 B R E D_1 1 及び D S 1 B R E D_1 3 のうち選択された一つを出力する。セレクタ回路 7 2-0 乃至 7 2-6 3 は、同一の回路 構成であり、セレクタ回路 7 2-0 に代表して示すように、トランスファーゲート 7 5 及び 7 6 を含む。セレクタ回路 7 2-k ($k=0\sim6$ 3) は、プロック選択信号 M U X_1 1 及び M U X_1 3 に基づいて、対応するデータ信号 D S 1 B 1

[0034]

以上のようにして、マルチプレクサ 5 1 - 0 及び 5 1 - 1 により、ブロック選択が実行される。

[0035]

図7は、マルチプレクサ52の构成を示す回路図である。

[0036]

図7のマルチプレクサ52は、セレクタ80-1乃至80-15を含む。セレクタ回路8

50

0-0万至 80-15 は同一の構成であり、セレクタ回路 80-0 に代表して示すように、トランスファーゲート 81 乃至 96 を含む。 1 つのセレクタ回路 80-m (m=0~15)は、データ信号 D S I B (63:0) 中の対応する連続 4 ビット D S I B (4m) 乃至 D S I B (4 m) を入力として受け取る。即ち、例えばセレクタ回路 8 0-1 であれば、データ信号 D S I B (6 3:0) 中の対応する連続 4 ビットとしてデータ信号 D S I B (4) 乃至 D S I B (7) を入力として受け取る。

[0037]

各セレクタ回路 80-m($m=0\sim15$)において、トランスファーゲート 81 乃至 92 は、冗長有無信号 RED、冗長選択信号 RED(4m) $_L$ 乃至 RED(4m+3) $_L$ 、及び冗長選択信号 RED(4m) $_R$ 乃至 RED(4m+3) $_R$ により制御され、データ信号 DSIB(4m) 乃至 DSIB(4m+3)について冗長ビット DSIB RED $_L$ 或いは DSIB RED $_R$ RED $_R$ RED RED

[0038]

また更に各セレクタ回路 80-m($m=0\sim15$)において、トランスファーゲート 93 乃至 96 は、冗長処理後の対応 4 ビットから、ページ選択信号 PAGE (3:0) に基づいて 1 ビットを選択する。これによりセレクタ回路 80-0 乃至 80-15 は、それぞれ信号 PAGE (0) 乃至 PAGE (0) 乃至 PAGE (0) 乃至 PAGE (0) 乃至 00 (00) 万 00 (00) 0

[0039]

以上のようにして、マルチプレクサ52により冗長ピットの置換及びページ選択が実行される。

[0040]

図4に示される構成においては、マルチプレクサ51-0とマルチプレクサ51-1とが、それぞれ対応するメモリセルアレイ11-0及び11-2とメモリセルアレイ11-1及び11-3とに近い位置に股けられている。従って、データ信号線58-n($n=0\sim3$)及び冗長ビット信号線57-n($n=0\sim3$)が、図1に示される従来のデータ信号線18-n及び冗長ビット信号線17-nに比べて短くなる。これにより信号線の負荷容量が小さくなり、メモリセルからの読み出し速度を向上することが出来る。

[0041]

またマルチプレクサ5 1-0 及び5 1-1 によるプロック選択実行後にマルチプレクサ5 2 により冗長処理を実行するようにしたので、信号線駆動のためのバッファは、バッファ5 6-0 と 5 6-1 の 2 つでよくなり、図 1 の従来構成の場合と比較してバッファ数を半減することが出来る。これにより回路面積の削減を図ることが可能となる。なおマルチプレクサ 5 1-0 及び 5 1-1 により 4 対 1 のブロック選択を実行しているので、選択プロックの冗長ビット信号の 1 ビットのみをマルチプレクサ 5 2 に供給すればよい場合であれば、冗長ビット信号線 5 4-0 及び 5 4-1 を結線により接続して、結合後の冗長ビット信号を単一のバッファを介してマルチプレクサ 5 2 に供給すればよい。この場合には、更に回路面積の削減を図ることが出来る。

[0042]

また図4の構成にすることによって、カットダウンを効率的に実行できるという利点がある。ここでいうカットダウンとは、図4のような4プロック構成の半導体記憶装置を設計・製造するした後に、この設計データを利用して2プロック構成の半導体記憶装置を設計・製造することである。図4の構成においては、下半分の2つのプロック(メモリセルアレイ11-2及び11-3)を容易に削除することが出来る。これは、マルチプレクサ51-0及び51-1において、それぞれメモリセルアレイ11-2及び11-3側の信号線を所定の電位にクランプする等の処理が可能であるからであり、この場合マルチプレクサ51-0、51-1、及び52の回路設計を変更する必要は無い。

[0043]

また図4の構成においては、マルチプレクサ52への入力信号線は全部で66本であり、

図1の構成におけるマルチプレクサ13への入力信号線数である260本より大幅に少ない。従って、設計レイアウト上でマルチプレクサ52の位置を移動する際の手間が、信号線数が減った分少なくなるので、柔軟な回路設計を実現する手助けとなる。

[0044]

また上記実施例においては、ブロックの数を 4 つとして説明したが、ブロック数は 4 以外の数であってもよい。例えば 6 つのブロックが設けられる場合には、 6 つのブロックを 2 つずつ 3 つのグループに纏めて、マルチプレクサ 5 1 - 0 と同等の選択手段を 3 つ提供することにより 6 対 1 のブロック選択を実行し、その後に冗長処理及びページ選択処理を実行するようにすればよい。またマルチプレクサ 5 1 - 0 及び 5 1 - 1 のように、トランスファーゲートを一箇所に纏めて 2 入力 1 出力の形態をとる必要は無く、各ブロックの近傍に当該ブロックからの出力信号の通過/遮断を制御するトランスファーゲートを配置しても良い。即ち例えば、マルチプレクサ 5 1 - 0 のトランスファーゲート 6 6 をアレイ 1 1 - 2 の近傍に配置し、マルチプレクサ 5 1 - 0 のトランスファーゲート 6 6 をメモリセルアレイ 1 1 - 0 の近傍に配置するよう構成しても良い。

[0045]

以上、本発明を実施例に基づいて説明したが、本発明は上記実施例に限定されるものではなく、特許請求の範囲に記載の範囲内で様々な変形が可能である。

【発明の効果】

本発明による半導体記憶装置においては、第1のマルチプレクサでブロック選択を実行した後に第2のマルチプレクサで冗長処理を実行するので、冗長信号を駆動するバッファを第1のマルチプレクサと第2のマルチプレクサとの間において既にブロック選択済みの冗長信号に対して設ければよい。従って、ブロック選択前の全ての冗長信号にバッファを設ける従来の構成と比較してバッファ数を削減することが出来る。

[0046]

また第1のマルチプレクサを少なくとも2つ設け、少なくとも2つの第1のマルチプレクサの各々を複数のブロックのうちの対応するブロックに接続するようにすれば、第2のマルチプレクサよりも対応するブロックに近い位置に第1のマルチプレクサを設けることが出来る。これによりデータ信号線及び冗長ビット信号線を従来に比して短くし、信号線の負荷容量を小さくすることが可能となり、メモリセルからの読み出し速度を向上することが出来る。

【図面の簡単な説明】

【図1】メモリセルブロックが複数ブロックに分割された従来の半導体記憶装置の構成の 一例を示す図である。

【図2】マルチプレクサの構成の一部を示す回路図である。

【図3】マルチプレクサの椭成の別の一部を示す回路図である。

【図4】メモリセルブロックが複数ブロックに分割された本発明による半導体記憶装置の 構成の一例を示す図である。

【図5】マルチプレクサの椭成を示す回路図である。

【図6】マルチプレクサの構成を示す回路図である。

【図7】マルチプレクサの構成を示す回路図である。

【符号の説明】

11-0、11-1、11-2、11-3 メモリセルアレイ

12-0、12-1、12-2、12-3 センスアンプ

14 出力回路

51-0、51-1 マルチプレクサ

52 マルチプレクサ

53-0、53-1 データ信号線

54-0、54-1 冗長ビット信号線

55 データ信号線

56-0、56-1 パッファ

30

20

10


50

40

57-0、57-1、57-2、57-3 冗長ビット信号線 58-0、58-1、58-2、58-3 データ信号線 60 制御回路


【図1】

メモリセルブロックが複数ブロックに分割された 従来の半導体記憶装置の構成の一例を示す図




[図2]

マルチプレクサの構成の一部を示す回路図




[図3]

マルチプレクサの構成の別の一部を示す回路図




[図4]

メモリセルブロックが複数プロックに分割された。 本発明による半導体配憶装置の構成の一例を示す図




【図5】

マルチプレクサの構成を示す回路圏




【図6】

マルチブレクサの構成を示す回路図



[図7]

マルチプレクサの構成を示す回路図



フロントページの続き

F ターム(参考) 5M024 AA42 AA55 AA62 AA70 BB10 BB17 BB33 CC96 CC99 DD20 LL01 MM13 MM20 PP01 PP02 PP03